### PROGRAMMABLE ARRAY CLOCK/RESET

Publication number: JP9027745

Publication date:

1997-01-28

Inventor:

SUKOTSUTO HOITSUTONII GUURUDO;

FUREDERITSUKU KAATEISU FUAATET; FURANKU REI KAIZAA ZA SAADO; BURAIAN EI WAASU;

TERANSU JIYON JITORITSUCHIYU

Applicant:

IBM

Classification:
- international:

G06F15/78; G06F1/10; H01L21/82; H03K19/0175; H03K19/173; H03K19/177; G06F15/76; G06F1/10; H01L21/70; H03K19/0175; H03K19/173; H03K19/177;

(IPC1-7): H03K19/177; G06F1/10; G06F15/78;

H01L21/82; H03K19/0175

- European:

H03K19/173C2; H03K19/177B

Application number: JP19960131831 19960527 Priority number(s): US19950459156 19950602

Also published as:


EP0746105 (A: US5717346 (A: US5703498 (A: US5652529 (A: EP0746105 (A:



Report a data error he

### Abstract of JP9027745

PROBLEM TO BE SOLVED: To minimize skew between clock signal and reset signals applied to logic cells and expand distribution choices by using a low-skew signal distribution architecture to distribute the clock and reset of a programmable array. SOLUTION: The programmable logic array(PLA) consists of sectors in, for example, a 7× 7 matrix array and each sector is equipped with logic cells 22 in, for example, an 8× 8 matrix array. Signal supply from the column clock line and reset line 124 and 126 to a cell 22 selected by an input multiplexer 128 and a cell combination logic circuit 120 responding to a program in a memory M1 is controlled by a programmable multiplexer 130 and the output of the cell 22 is also controlled by a programmable multiplexer 132. Therefore, when the size of signal source buffering, multiplexer buffering, etc., is determined according to a signal transmission distance, a programmable array clock/ reset signal distribution network which minimizes signal skew is obtained.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-27745

(43)公開日 平成9年(1997)1月28日


(51) Int.Cl. <sup>6</sup>	設別記号	庁内整理番号	FI			ŧ	技術表示箇所
H03K 19/177		9199-5K	H03K 1	19/177			
G06F 1/10			G06F 1	15/78	510F	?	
15/78	510			1/04	3302	Z	
H01L 21/82			H01L 2	21/82	A		
HO3K 19/0175			H03K 1	H03K 19/00 101N			
220 220 22,000			審查請求	未簡求	闘求項の数11	OL	(全 16 頁)
(21)出願番号	特願平8-131831	(71)出頭人	3900095	31			
(Day pandy)				インター	ーナショナル・ヒ	<b>!シネス</b>	・マシーン
(22)出願日	平成8年(1996)5月27日			ズ・コー	ーポレイション		
(OD) MARKET	, ,,,,			INT	ERNATION	1AL	BUSIN
(31)優先権主張番号	459156			ESS	MASCHIN	NES	CORPO
(32)優先日	1995年6月2日			RAT	ION		
(33)優先権主張国	米国 (US)			アメリカ	<b>力合衆国10504、</b>	ニュー	ヨーク州
				アーモ	ンク (番地なし	<i>。</i> )	
			(72)発明者	スコッ	ト・ホイットニー	-・ゲー	ルド
	•			アメリン	<b>力合衆国05403</b>	パーモ	ント州サウ
				ス・バー	ーリントン ミブ	レ・ポン	ド・レーン
				15			
			(74)代理人	弁理士	合田 潔 俊	12名)	
						框	終買に続く

# (54) 【発明の名称】 プログラマブル・アレイ・クロック/リセット

# (57)【要約】

【課題】 ブログラマブル・アレイにおけるクロック信号およびリセット信号配布のための信号配布アーキテクチャを提供する。

【解決手段】 とのアーキテクチャは、アレイの論理セ ルにクロック信号とリセット信号を配布する別々の回路 網を備える。各回路網は、複数のシステム・クロック信 号またはシステム・リセット信号から列クロック信号ま たは列リセット信号を選択する複数の列マルチプレクサ を備える。論理セルの各列内に、複数の列クロック信号 または列リセット信号からセクタ・クロック信号または セクタ・リセット信号を選択するセクタ・マルチブレク サを配置する。このクロック信号またはリセット信号 を、所与のセクタ・マルチプレクサに関連する各論理セ ルの組合せ論理回路と順序論理回路に送る。クロック・ ゲート回路を、各論理セル内の出力マルチブレクサと協 調的に制御する。とれらの回路網を、信号伝搬距離に応 じて信号源パッファリング、マルチプレクサ信号パッフ ァリング、出力ドライバのサイズ決定を行うなど、信号 スキューを最小限するための機構を使用して設計する。



#### 【特許請求の範囲】

(請求項1) 複数の論理セルを有するプログラマブル・アレイのための信号配布アーキテクチャであって、前記信号配布アーキテクチャはクロック/リセット配布網を含み、前記クロック/リセット配布網が、

複数の論理セルのうちの第1のグループの論理セルのために、複数のシステム・クロック/リセット信号から第1のグループ・クロック/リセット信号を選択する第1のプログラマブル・マルチプレクサと、

複数の論理セルのうちの第2のグループの論理セルのた 10 めに、複数のシステム・クロック/リセット信号から第 2のグループ・クロック/リセット信号を選択する第2 のプログラマブル・マルチプレクサと、

第1 および第2のグループの論理セルのうちの1つのグループの論理セルのサブグループのために、少なくとも第1 および第2のグループ・クロック/リセット信号を含む複数のグループ・クロック/リセット信号から、論理セルのサブグループの論理セルに使用可能なサブグループ・クロック/リセット信号を選択する第3のプログラマブル・マルチプレクサとを備える、信号配布アーキ 20 テクチャ。

【請求項2】第1のグループの論理セルのために、複数のシステム・リセット/クロック信号から第1のグループ・リセット/クロック信号を選択する第1のプログラマブル・マルチプレクサと、

第2のグループの論理セルのために、複数のシステム・リセット/クロック信号から第2のグループ・リセット/クロック信号を選択する第2のプログラマブル・マルチプレクサと、

論理セルのサブグループのために、少なくとも第1およ 30 び第2のグループ・リセット/クロック信号を含む複数 のグループ・リセット/クロック信号から、論理セルの サブグループの論理セルに使用可能なサブグループ・リセット/クロック信号を選択する第3のプログラマブル・マルチプレクサとを備えるリセット/クロック配布網 をさらに含む、請求項1に記載の信号配布アーキテクチャ

【請求項3】少なくとも1つのプログラマブル・マルチ プレクサが、

#### 出力と、

複数の入力と、

複数の入力パッファのうちの各入力バッファが少なくとも1つのプログラマブル・マルチプレクサの複数の入力のうちのそれぞれの1つの入力に接続された入力を有し、複数の入力バッファのうちの各入力パッファがさらに出力を有する、複数の入力バッファと、

複数のプログラム可能要素とを含み、

前記複数のプログラム可能要素の各プログラム可能要素 が

複数の入力バッファの各入力バッファの出力に接続され 50 ルチブレクサと、

た第1の導電端子と、

少なくとも1つのブログラマブル・マルチブレクサの出力に選択された信号を供給する第2の導電端子とを備え、

2

【請求項4】第1および第2のプログラマブル・マルチブレクサのうちの少なくとも一方が固定論理状態入力を含み、グルーブ・クロック/リセット信号が複数のシステム・クロック/リセット信号および固定状態論理入力から選択されることを特徴とする、請求項1に記載の信号配布アーキテクチャ。

【請求項5】第1および第2のプログラマブル・マルチブレクサのうちの少なくとも1つがプログラマブル・アレイの相互接続構造体から派生した入力を含み、グルーブ・クロック/リセット信号および派生入力から選択されることを特徴とする、請求項1に記載の信号配布アーキテクチ

【請求項6】外部信号額から複数のシステム・クロック /リセット信号のうちの少なくとも1つのシステム・クロック/リセット信号を受け入れる1/〇ブロックと、 1/〇ブロックとクロック/リセット配布網の間に接続され、1/〇ブロックから少なくとも1つのクロック/ リセット信号をクロック/リセット配布網に選択的に供給するプログラム可能要素とをさらに含む、請求項1に 記載の信号配布アーキテクチャ。

【請求項7】行と列の形で配置された複数の論理セルと クロック・リセット配布網を有するプログラマブル・ア レイであって、前記クロック・リセット配布網が、

各第1のプログラマブル列マルチブレクサが複数のシステム・クロック/リセット信号から列クロック/リセット信号を選択し、選択した列クロック/リセット信号を 論理セルの各列に供給する、論理セルの各列のための第 1のプログラマブル列マルチブレクサと、

第1の複数のプログラマブル・セクタ・マルチプレクサ の各プログラマブル・セクタ・マルチプレクサが論理セ 40 ルの各列の論理セルのセクタに対応し、複数の選択され た列クロック/リセット信号を選択し、選択したセクタ・クロック/リセット信号を論理セルの各列の論理セルの各セクタに供給 する、論理セルの各列のための第1の複数のプログラマブル・セクタ・マルチブレクサとを含む、プログラマブル・アレイ。

【請求項8】第1の複数の論理セルを有し、該論理セルの各々が、

複数の入力と 1 つの出力を有するプログラマブル入力マルチブレクサと、

プログラマブル入力マルチプレクサの出力に接続された 入力を有し、出力をさらに有する組合せ論理回路と、 組合せ論理回路の出力に接続された入力を有し、クロッ ク/リセット入力をさらに有する順序論理回路と、 選択されたクロック/リセット信号を第1の複数の論理 セルの各論理セルのプログラマブル入力マルチプレクサ の入力と第1の複数の各論理セルの順序論理回路のクロ ック/リセット入力とに供給する、第1の複数の論理セ ルに関連するプログラマブル・クロック/リセット・マ ルチプレクサとを備えることを特徴とするプログラマブ 10 ル・アレイ。

【請求項9】プログラマブル・アレイの複数の論理セル に少なくとも1つのクロック/リセット信号を配布する クロック/リセット配布網を有するプログラマブル・ア レイであって、複数の論理セルのうちの少なくとも1つ の論理セルが、

複数の入力と、1つの出力と、1つの制御要素とを有す るプログラマブル出力マルチプレクサと、

プログラマブル出力マルチプレクサの複数の入力の1つ **に接続された出力を有し、クロック/リセット信号入力 20** をさらに有する順序論理回路と、

順序論理回路のクロック/リセット信号入力とクロック /リセット配布網の間に接続され、制御要素に応答して クロック/リセット信号をゲート制御して順序論理回路 に送るクロック/リセット・ゲート回路とを含む、プロ グラマブル・アレイ。

【請求項10】プログラマブル・アレイのためのプログ ラマブル・マルチプレクサであって、前記プログラマブ ル・マルチプレクサは、

複数の信号経路の各信号経路が入力と出力とを備えた複 30 数の信号経路を含み、前記信号経路のうちの少なくとも 1つは、

**信号経路の入力に接続された入力を有し、出力をさらに** 有する入力インバータと、

入力インバータの出力に接続された第1の導電端子を有 し、少なくとも1つの信号経路の出力を含む第2の導電 端子をさらに有するプログラム可能要素と、

複数の信号経路の各信号経路の出力に接続された入力を 有し、少なくとも1つのプログラマブル・マルチプレク サの出力を含む出力をさらに有して、選択された信号を 40 少なくとも1つのプログラマブル・マルチプレクサを介 して再駆動することができるようになっている、出力イ ンパータとを含む、プログラマブル・マルチブレクサ。 【請求項11】集積回路のための低スキュー信号配布ア

ーキテクチャであって、

### 信号源と、

第1の複数の1次配布回路の各1次配布回路が出力段を 有する、第1の複数の1次配布回路と、

前記信号源と第1の複数の1次配布回路の各1次配布回 路との間の第1の導電経路とを含み、前記信号源から伝 50 態様では、セル順序段はセル組合せ段とカスケード接続

送された信号がそれぞれの遅延後にそれぞれの1次配布 回路に到着し、それぞれの遅延が各第1の伝搬経路を通 る前記信号源からそれぞれの 1 次配布回路までのそれぞ れの伝搬距離に一般に比例するようになっており、

それぞれの遅延を補正するためにそれぞれの1次配布回 路の出力段のサイズが各第1の導電経路を通るそれぞれ の伝搬距離に応じて決定されて、第1の複数の1次配布 回路の1次配布回路からそれぞれ出力される信号間のス キューが最小化されるようになっていることを特徴とす る、低スキュー信号配布アーキテクチャ。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、集積回路に関し、 具体的には複数のブログラマブル論理セルを有するブロ グラマブル集積回路を含むプログラマブル集積回路索子 のためのクロックおよびリセット信号の配布アーキテク チャに係わる。

### [0002]

【従来の技術】プログラマブル集積回路は、当技術分野 で周知であり、プログラマブル論理素子(PLD)、ブ ログラマブル・アレイ論理(PAL)、およびプログラ マブル論理アレイ(PLA)を備える。とれらのプログ ラマブル回路はそれぞれ、入力AND論理面の後にOR 論理面が続いている。したがって入力項の積の和である 出力関数を計算することができる。論理面は通常、面の 初期汎用レイアウトを特定用途用にカストマイズすると とができるように、プログラム可能になっている。

【0003】プログラマブル回路のより一般的な手法 は、異なる不拘束論理セルのアレイをプログラマブル・ ゲート・アレイ (PGA) に設ける。プログラマブル相 互接続網は、セルを相互接続し、アレイとの間でデータ の入出力を行うために設けられる。特定用途向けに、汎 用設計の論理セルと相互接続網のカスタマイズまたはブ ログラムが行われる。 とのようなアレイの1つはマスク ・プログラマブル・ゲート・アレイ(MPGA)であ り、集積回路に金属化の最終層を付加するときにセルと 配線網の構成が行われる。改変された手法では、レーザ ー照射エネルギーを使用して金属化パターンをカスタマ イズする。他のこのようなアレイは、フィールド・プロ グラマブル・ゲート・アレイ (FPGA) であり、構成 はユーザが「現場(フィールド)」で行うことができ る。とのような構成は、電気的プログラム可能ヒューズ ・リンク、アンチヒューズ、メモリ制御トランジスタ、 フローティング・ゲート・トランジスタなどを使用して 行うことができる。PGAのセルは、PALまたはPL AにおけるようなAND/ORマクロセルを含む、任意 のタイプの周知の論理セルとすることができる。

【0004】アレイの各論理セルは、組合せ論理段また は順序論理段を備えるととが多い。1つの一般的な実施

3.

5

される。組合せ段はセル入力に対して論理関数を実行し、順序段はその結果の記憶と出力のために使用される。論理セルの順序段(たとえばフリップフロップ)は、正常な動作のために、データ入出力に加えてクロック信号とリセット信号を必要とすることが多い。 【0005】

【発明が解決しようとする課題】多くの従来の手法では、単一のクロック信号と単一のリセット信号がアレイの各入力パッドに供給され、アレイの各順序段に内部で経路指定される。したがって、このようなアレイを使用するユーザ・ブログラム設計は、単一クロックおよびリセット実施態様となるように制約される。アレイの各部分は、他の部分から論理的に区分されている場合であっても、アレイ規模のクロックおよびリセット方法に従う必要がある。論理セル密度を高くすることができる半導体技術の進歩に伴って、アレイが論理的に区分化される公算が高くなる。

【0006】さらに、半導体技術の進歩に伴ってブログラマブル・アレイの密度とクロック速度が向上しているため、アレイ規模のタイミング許容差が小さくなりつつ 20ある。信号源(たとえばチップ・パッド)から論理セルに送られるクロック信号またはリセット信号に関連する伝搬遅延は、論理セルとクロック信号源またはリセット信号源との間の距離に比例して変化する。論理セルは必然的にアレイ内の使用可能な基板面積にわたって分散されているため、論理セルとクロック信号源またはリセット信号源との間の距離は変わることになる。この変化によって、論理セルに送られる信号間にスキューが生じ、それは高密度、高速のアレイのタイミング許容差の範囲を超える可能性がある。 30

[0007] したがって、必要なのは、従来の手法のアレイ規模の設計の制約を克服し、アレイ全体にわたるクロック信号およびリセット信号のスキューを最小限にする技法を使用した、柔軟性のあるクロックおよびリセット配布アーキテクチャである。

### [0008]

【課題を解決するための手段】簡単に述べると、本発明は1つの態様では、その中に行と列の形で配置された複数の論理セルを有するブログラマブル・アレイを含む。このプログラマブル・アレイは、論理セルの各列につい 40 て第1のプログラマブル列マルチブレクサを含むクロック/リセット配布網を備え、各プログラマブル列マルチプレクサは複数のシステム・クロック/リセット信号から列クロック/リセット信号を選択し、選択された列クロック/リセット信号を論理セルの各列に送るように機能する。

【0009】 論理セルの各列ごとに第1の複数のプログラマブル・セクタ・マルチブレクサを設ける。各プログラマブル・セクタ・マルチブレクサは、論理セルの各列の論理セルのセクタに対応しており、選択された複数の50

列クロック/リセット信号からセクタ・クロック/リセット信号を選択し、その選択されたセクタ・クロック/リセット信号を論理セルの各セクタに送る。配布網は、クロック信号とリセット信号のいずれにも使用することができる。第1のプログラマブル列マルチブレクサのうちの少なくとも1つは、固定論理状態入力を含むことができ、その場合、列クロック/リセット信号が複数のシステム・クロック/リセット信号からと固定状態論理入力から選択される。第1のプログラマブル列マルチプレクサのうちの少なくとも1つは、プログラマブル・アレ

イの相互接続構造体から派生した入力を含むこともで

き、その場合、列クロック/リセット信号は複数のシス テム・クロック/リセット信号と派生入力から選択され

6

【0010】プログラマブル・アレイは、少なくとも1つのシステム・クロック/リセット信号を受け入れる I/Oブロックと、その少なくとも1つのシステム・クロック/リセット信号を I/Oブロックからクロック/リセット配布網に選択的に送る、I/Oブロックとクロック/リセット配布網との間に接続されたプログラム可能

要素も備えることができる。

[0011]本発明の他の態様では、第1の複数の論理セルを含み、各論理セルが複数の入力と1つの出力を有するプログラマブル入力マルチプレクサを備えた、プログラマブル・アレイを設ける。各セルは、プログラマブル入力マルチブレクサの出力に接続された入力を有しらに出力を有する組合せ論理回路と、組合せ論理回路の出力に接続された入力を有し、さらにクロック/リセット入力を有する順序論理回路とを備えることができる。30 第1の複数の論理セルには、選択されたクロック/リセット信号を第1の複数の論理セルのそれぞれのプログラマブル入力マルチブレクサの入力と第1の複数の論理セルのそれぞれの順序論理回路のクロック/リセット入力とに送る、プログラマブル・クロック/リセット・マルチブレクサが付随している。

(0012)本発明の他の態様では、少なくとも1つのクロック/リセット信号を複数の論理セルに配布するクロック/リセット配布網を有するプログラマブル・アレイを設ける。複数の論理セルのうちの少なくと1つの論理セルは、複数の入力と、1つの出力と、1つの制御要素とを有するプログラマブル出力マルチブレクサとを備える。このセルは、プログラマブル出力マルチブレクサの複数の入力のうちの1つに接続された出力と、クリセット信号入力とを有する順序論理回路も備える。プログラマブル出力マルチブレクサの制御要素に応答してクロック/リセット信号をゲート制御して順序論理回路に送るように、クロック/リセット・ゲート回路を設けて順序論理回路のクロック/リセット信号入力とクロック/リセット配布網の間に接続する。

o 【OO13】本発明の他の態様では、プログラマブル・

アレイのためのプログラマブル・マルチブレクサを設ける。このプログラマブル・マルチブレクサは複数の信号経路を備え、各経路は入力と出力を含む。入力経路のうちの少なくとも1つは、信号経路の入力に接続された入力インバータと出力を備える。入力インバータの出力に接続された第1の導電端子を有し、少なくとも1つの信号経路の出力を含む第2の導電端子をさらに有する、プログラム可能要素を設ける。複数の信号経路のそれぞれの出力に接続された入力を有する出力インバータを設け、出力インバータはマルチブレクサの出力を含む出力は、出力インバータはマルチブレクサの出力を含む出力ならになっている。1つの実施例では、プログラム可能要素はSRAMセルによって制御される伝送ゲートを備える。

【0014】本発明の他の態様では、集積回路のための低スキュー信号配布アーキテクチャを備える。このアーキテクチャは、信号源と、それぞれが出力段を有する第1の複数の1次配布回路と、信号源と各1次配布回路の間の第1の導電経路とを備える。信号源から送られた信号は、それぞれの遅延後にそれぞれの配布回路に到着する。それぞれの遅延は、信号源からそれぞれの一次配布回路までの各第1の導電経路を通るそれぞれの伝搬距離に一般に比例する。それぞれの1次配布回路の出力段は、それぞれの遅延を補正するように第1の導電経路を通る伝搬距離に応じてサイズが決定されおり、第1の複数の1次配布回路から出力される信号のスキューが最小限に抑えられるようになっている。出力段は、集積回路内で配布回路が配置されている領域に応じたサイズとすることができる。30

(0015) とのアーキテクチャは、前述の低スキュー信号配布アーキテクチャを備えたクロック/リセット配布アーキテクチャを有するプログラマブル・アレイで使用するととができる。とのプログラマブル・アレイの実施態様では、1次配布回路のうちの少なくともいくつかがプログラマブル・マルチブレクサを備える。

【0018】開示するとの低スキュー信号配布アーキテクチャをプログラマブル・アレイにおけるクロックおよびリセットの配布に使用することによって、プログラマブル・アレイの論理セルに供給されるクロック信号間お 40よびリセット信号間のスキューが最小化され、柔軟性のある多重化手法を使用してアレイ内でのクロックおよびリセット配布の選択肢を拡大することができる。

### [0017]

【発明の実施の形態】本発明に関する主題については、本明細書の結論部分で具体的に指摘し、明確に請求している。しかし、本発明は、構成と実施方法の両方について、その目的および利点を含めて、以下の好ましい実施例の詳細な説明と添付図面とを参照すれば最もよく理解するととができる。

8

[0018]図1を参照すると、複数のプログラマブル **論理セル12を含む集積回路プログラマブル・ゲート・** アレイ10のレイアウトが示されている。この特定の実 施例では、複数のブログラマブル論理セルが、セルのセ クタに分割された56×56セル・アレイを構成してお り、各セクタが8×8セル・グループによって画定され ている。このアレイのプログラマブル論理セルは、「ブ ログラマブル論理セル」という名称の米国特許出願の上 記組込み部分に従って実現することができる。あるい は、PALまたはPLAにおけるようなAND/ORマ クロセルなど、任意のタイプの周知のセルとすることが できる。データ入出力に使用される入出力(1/0)ブ ロック14も、アレイの周縁に沿って図示されている。 アレイの入出力部は、「プログラマブル・アレイ入出力 -経路指定資源」という名称の米国特許出願の上記組込 み部分に従って実施することができる。

【0019】図2を参照すると、図1のアレイのブログ ラマブル論理セルのうちの単一のセクタ20が示されて いる。1つのセクタは、連続しているが必ずしも境を接 してはいない論理セルの行と列に配置された論理セル2 2, ないし22. を含む。論理セル22, を参照す ると、セルは全体として、たとえば垂直相互接続バス2 4 a および2 4 b と、水平相互接続バス2 6 a および2 6 b によって囲まれている。 これらの水平および垂直の 相互接続バスはアレイの各行と各列の間に配置されてお り、アレイ内の任意の2つの論理セル間、またはアレイ 内の任意の論理セルと入出力ブロックとの間を接続可能 にする。相互接続バスが一緒になってプログラマブル・ アレイのプログラマブル相互接続網全体を形成してい る。との相互接続網は、「プログラマブル・アレイ相互 接続網」という名称の米国特許出願の上記組込み部分に 従って形成することができる。範囲30は単に、図示さ

れている列のうちの任意の列内の論理セルのセクタを表

しているに過ぎない。

【0020】本発明の原理によると、集積回路のための 柔軟性のある信号配布アーキテクチャが提供される。1 つの実施例では、このアーキテクチャを、複数の論理セルを有するプログラマブル・アレイで用い、論理セルに クロック信号とリセット信号を配布するために使用する。この実施例におけるアーキテクチャは、アレイ全体 にクロック信号を配布するための回路網を含む。図3 に、クロック信号配布網の例を図示する。このアーキテクチャは、アレイ全体にリセット信号を配布するための 別個の同様の回路網も含むことができる。図4にリセット信号配布網の例を図示する。当業者なら、図3 および 図4の回路網が類似していることと、いずれの回路網も 本発明の原理から逸脱することなくクロック信号または リセット信号の配布に使用することができることがわかるであるう。

【0021】本明細書で使用する限りにおいて、「クロ

ック/リセット」という表記は、クロックまたはリセットのいずれかを指す。「クロック/リセット」および「リセット/クロック」という表記を本明細書で共に使用する場合は、(1)クロックおよびリセット、または(2)リセットおよびクロック、のいずれかを指す。この表記上の規則は、他の用語にも同様に適用される。したがって、図3の回路網はクロック/リセット網とみなすことができ、図4の関連する回路網はリセット/クロック網とみなすことができる。

【0022】図3を参照すると、論理セルの4つの列4 10 la~dの部分が図示されている。各列の1つのセクタ 30のみを図示してある。前述のように、論理セル22 はそれに関連する垂直相互接続バス24を有する。水平 相互接続バス(図示せず)も備えることができる。1つ のアレイ実施例では、論理セルのセクタは中継器または スイッチ28の配置によって全体的に画定される。当業 者なら「セクタ」という用語は、反復する論理セルのア レイ内の論理セルの任意の区画を指すことができること を理解されよう。したがって、セルの各列と、各列内の 特定のセクタのセルは、一般的にそれぞれ論理セルのグ 20 ループおよびサブグループとみなすことができる。クロ ック配布網はマルチプレクサ42、44、および46 と、それらの間のすべての接続とを含む。システム・ク ロック信号50線(との実施例では6本)が、それぞれ 列マルチプレクサ42a~42eへの入力52a~52 eの一部として設けられている。(クロック信号50の 信号源については以下で図9および図10と関連して詳 述する。)列マルチプレクサ42はプログラム可能であ り、選択された入力にある信号を選択的に出力に供給す るととができる。たとえば、マルチプレクサ42 bは信 30 号グループ52bから列クロック信号56を選択し、そ の信号が論理セルの列41 a全体を通って送られる。

[0023] 本発明の原理によると、選択された各列ク ロックは2次マルチプレクサまたはセクタ・マルチプレ クサ44、46等に送られる。セクタ30については、 セクタ・マルチプレクサ44a~44dが図示されてい る。下にある次のセクタについては、セクタ・マルチブ レクサ46 a~46 dが図示されている。 セクタ・マル チブレクサ44aは、信号グループ54aから選択して セクタ・クロック信号58を供給し、その信号が論理セ 40 ルのセクタ内の8個の論理セルのそれぞれに送られる。 本発明の原理によると、マルチプレクサ44への入力 は、各列に関連する列クロックのほか、他の列からの列 クロックを含む。たとえば、すぐ隣の列からのクロック 信号と、2列まで離れた列からのクロックが各マルチブ レクサ44への入力として示されている。 マルチプレク サ44のサイズは、任意の数の列からの入力を受け入れ るように恣意的に増大させることができる。好ましい実 施例では、セクタ・マルチプレクサ44は4つの入力を

10

して、(マルチプレクサ42cからの)各列クロックと、右のすぐ隣の列マルチプレクサ42dからの列クロックと、左のすぐ隣の2つの列マルチプレクサ42a および42bからの列クロックが供給される。このパターンは、たとえば下にある次のセクタのマルチプレクサ46を使用して、アレイの各セクタ内で維持することができる。

【0024】システム・クロック信号50に加えて、各列マルチブレクサ42は派生クロック入力と固定論理入力を受け入れることができる。たとえば図3のマルチブレクサ42 eについて示されているように、相互接続バス24から入力62 すなわち派生入力を得ることもできる。同様の信号は、各列マルチブレクサ42 にも供給することができる。したがって、汎用相互接続網からのクロック信号またはデータ信号を、各列マルチブレクサに供給することができる。さらに、列マルチブレクサには固定論理状態信号60も供給することができる。(当業者なら、図が見やすいように、本明細書のすべての図面では特定の反復機構にはたとえば信号60のように個々の参照番号を付けていないことがわかるであろう。)

【0025】図4には、1つのアレイの列71a~71 dのための、本発明の信号配布アーキテクチャのリセッ ト網が図示されている。このリセット網は、それぞれ図 3のマルチプレクサ42、44、および46と同様に配 置された列マルチプレクサ72とセクタ・マルチプレク サ74および76を含む。列マルチプレクサ72a~7 2 eは、入力信号グループ82 a~82 eの一部として システム・リセット信号80を受け入れる。アレイの各 列71aについて入力信号グループ82bから列リセッ ト信号線、たとえば線86が選択される。との実施例で は、列リセット・マルチプレクサ72には3つのシステ ム・リセット信号80しか供給されない。マルチプレク サ72eについて図示されているように、相互接続パス 24から第4の入力92、すなわち派生入力も得るとと ができる。同様の信号は、各列マルチプレクサ72につ いて供給することができる。マルチプレクサ74および 76は図3のマルチプレクサ44および46と同様に配 置されている。たとえばマルチプレクサ74 a は、4つ の入力信号84aから選択して、論理セルの各列のセク タ内の各論理セルに供給するセクタ・リセット信号88 を生成する。との場合も、前述のように、マルチプレク サ74 b は入力としてそれ自体の各列リセットを (マル チプレクサ72cから)受け取るほか、他の列リセット 信号も受け取る。たとえば、マルチプレクサ74 bに は、右のすぐ隣の列マルチプレクサ72 dから1 つの列 リセット信号と、左のすぐ隣の列マルチプレクサ72a および72bからのリセット信号が供給される。

るように恣意的に増大させることができる。好ましい実 施例では、セクタ・マルチブレクサ44は4つの入力を 備える。したがって、マルチブレクサ44bへの入力と 50 の状態を図示する。上記で設定した規則に従って、列1 02はそれに付随する列マルチブレクサ106と列クロック信号110を有し、両者は列102の右側に配置されている。左端の列100も同様に右側に位置する列マルチブレクサとクロックを有するが、左側に位置する追加の列マルチブレクサ104と追加の列クロック108も有する。したがって、56の列を含む図10アレイの場合、その全体に57個の列マルチブレクサと列クロック信号を配置することができる。周縁部にあるセクタ・マルチプレクサへの追加の入力105および107は単に $V_{oo}$ に結合されているに過ぎない。

【0027】当業者なち、図3ないし図5の回路網の図が信号源とその供給先との間の論理的関係を表していることを理解されよう。説明している構成要素の実際の物理的レイアウトは、図3ないし図5とはかなり異なることがある。以下に、レイアウトの1つの例について図11を参照しながら説明する。

【0028】図6に、前述のように関連する相互接続バ ス24a~24bおよび26a~26bを有する1つの 論理セル22の詳細を図示する。 この論理セルは、セル 組合せ論理回路120を選択された相互接続バス信号に 20 接続する関連する入力マルチプレクサ 128 および13 O (好ましい実施例ではメモリ・ブロックM1~M3に よって制御される)を有することもできる。セル組合せ 論理回路120の出力は、出力138および142を含 むととができる。出力138は単純に出力マルチプレク サ132に送ることができるのに対して、出力142は 順序回路、たとえばフリップフロップ122に送ること ができる。本発明の原理によると、列クロック線126 と列リセット線124がセル22の近傍を通り、これら・ の線からの信号はマルチプレクサ130を介して組合せ 30 **論理回路に送られるだけでなく、順序回路122にも送** られる。したがって、セル組合せ論理回路内で処理する クロック信号を供給することができ、順序論理回路12 2の標準動作のためにもクロック信号が供給される。順 序論理回路122の出力136は、セル出力マルチプレ クサ132にも送るととができる。したがって、信号1 40から選択された出力信号が出力マルチブレクサ13 2から相互接続パス28bに戻される。

【0029】1つの実施例では、順字論理回路122の出力136をメモリ・ブロックM3によってマルチブレ 40クサ132で選択しない場合(これはフリップフロップ122を使用しないことを意味する)、制御メモリ・ブロックM3からのゲート信号134(他の関連出願ではLATCHSまたはLATCHSピットとも呼んでいる)を、ゲート信号134と順序論理回路122の間に結合されたクロック・ゲート回路(図6には図示せず)に供給することができる。このようなクロック・ゲート回路150を図7に示す。このクロック・ゲート回路は、トランジスタT1およびT2を備えるインバータトランジスタT1およびT2を備えるインバータトトランジスタT1およびT2を備えるインバータトトランジスタT1およびT2を備える第2のインバ 50

12

ータとを含む。クロック入力がノード152を介して供 給され、プルアップ・トランジスタおよびプルダウン・ トランジスタT3およびT4をそれぞれ制御するクロッ ク・ゲート信号がノード134を介して供給される。ク ロック・ゲート信号が論理1の場合、図6のマルチプレ クサ132で出力136が実際に選択されたことを意味 し、図7のトランジスタT4がイネーブルされ、したが って両方のインパータがイネーブルされて、クロック信 号156とクロック信号154の補数とを生成し、これ 10 らの信号が供給されて順序論理セルのフリップフロップ を動作させる。クロック・ゲート信号が論理0に設定さ れた場合、出力136が図8のマルチプレクサ132に よって選択されないととを意味し、トランジスタT4が ディスエーブルされ、ブルアップ・トランジスタT3が イネーブルされ、それによってクロック出力154およ び156が単に固定状態に設定される。この回路を使用 することによって、アレイはユーザ出力選択に応答して 自動的にクロック信号をゲート制御して順序回路に送 り、順序回路における不要なCMOSスイッチングに伴 う電力ドレーンが回避される。

[0030] 当業者には、前述のマルチプレクサおよび スイッチに必要な接続を設ける多くの方法があることが 明らかであろう。たとえば、マルチプレクサにおける信 号経路はパス・トランジスタと、EPROMと、装着さ れている線間の所望の分離または接続を行うヒューズ・ リンクまたはアンチヒューズとを含むことができる。ユ ーザは、任意の特定のマルチブレクサを介した接続が必 要であれば、その接続を行うように適切なプログラミン グを行うだけでよい。レーザ・プログラム素子は、交差 点で任意選択の溶接を使用することもできる。必要な接 続は溶接を含めたり除外したりすることによって行う。 マスク・ブログラム衆子は、適切な接続を含めるか省く かするだけでよい。プログラムの前には選択可能な信号 が複数あってブログラム後にはその信号の1つが選択さ れる信号選択のための構造体を、本明細書ではマルチブ レクサと呼ぶ。本明細書を通して使用している「接続」 とは、特に明記のない限り、導線間の直接導通接続か、 または間接ではあるが一方の導線からの情報が他方の導 線に送られる間接(たとえばバッファ付き/反転)イン タフェースを広義に指す。同様に、「入力」または「出 力」とは、特に明配のない限り、直接または間接(たと えばバッファ付き/反転)インタフェースを示す。

【0031】一般に、信号源とそのそれぞれの供給先すべてとの間に一定した遅延を維持することが望ましいため、本発明の信号配布アーキテクチャの好ましい実施例はそれらの遅延を最小限にするように設計され、それによって低スキュー信号配布を行う。以下に、図8ないし図11を参照しながら本発明の低スキュー信号配布機構について説明する。

と、トランジスタT5およびT6を備える第2のインパ 50 【0032】図8を参照すると、図3ないし図5の回路

網内のいずれのマルチプレクサにも使用可能な低スキュ ー・マルチプレクサ160が図示されている。マルチプ レクサ160は、構成要素162~170を備える入力 信号経路を含む複数の信号経路を含む。とのマルチプレ クサは、構成要素172~176を備える共通接続され た出力経路を有する。入力信号経路は、入力ノード16 2の後にインバータ164を備える。インバータの出力 は、相補形トランジスタ166および168を含む電界 効果トランジスタ伝送ゲートの第1の導電端子に接続さ れている。トランジスタのゲートはメモリ・セル170 によって制御することができる。(この電界効果トラン ジスタ・ゲート/メモリ・セルの組合せは、前述のよう に当技術分野で周知の任意のプログラム可能要素に置き 換えるとともできる。) マルチプレクサの各信号経路の 伝送ゲートの第2の導電端子がノード172に接続さ れ、ノード172はさらに出力インパータ174の入力 に接続されている。したがってインバータ174の出力 176はマルチブレクサ160の出力である。図3ない し図5の回路網内の長くなる可能性のある信号経路に、 開示する規則的に間隔を置いたバッファ付きマルチプレ クサを割り込ませるととによって、信号立ち上がり時間 および立ち下がり時間と信号遅延の予測と制御をより容 易に行うことができる。

【0033】1つの実施例では、各マルチプレクサの出力インバータをなくして、その代わりに各信号供給先にインバータを配置することができる。これは、図6のリセット線124に使用されている手法であり、このリセット線124はその供給先、すなわちフリップフロップ122の近傍にあるインバータ123に接続されている。

[0034] 図9および図10に、外部信号源からチッ ブ・バッドで受信したクロック信号またはリセット信号 をバッファリングするために使用する回路の他の実施例 を示す。図9には、図3の列マルチブレクサ42にクロ ック信号を配布するために使用するバッファの実施例が 図示されている。この回路は、チップ・パッド210上 に送られたクロック信号をバッファリングする入力バッ ファ212を備える。パッファ212はこの信号をパッ ファリングして、別のバッファ回路200が配置されて いるチップ上の中央位置に送ることが好ましい。回路2 00は、NANDゲート204の後にインバータ202 を備えている。パッファリングされたクロック信号は、 NANDゲートの1つの入力に送られ、レジスタ208 (またはその他の任意のユーザ定義信号源) からの制御 可能なレジスタ信号が、NANDゲートの第2の入力に 送られる。次に、インバータ202の出力、すなわち信 号線214がチップ全体に経路指定され、各列マルチプ レクサ42の入力(たとえば52)に送られる。図9の 回路は、図3に図示されている6本のシステム・クロッ

14

タ206を使用して、アレイの構成時またはアレイの動 的再構成時に、クロック信号を動的にゲート制御してア レイに送ることができる。したがって、アレイの順序論 理回路のクロック状態によって規定されたいずれの状態 でも、レジスタを使用して保持することができる。この レジスタを使用して、高機能デバッグ中にクロックをゲ ート制御して、クロック信号を使用する順序回路を設定 状態に保持し、同じ状態で再始動させることができるよ うにすることもできる。回路200のNAND/インバ ータ/レジスタの組合せの代わりに、使用可能な任意の タイプのプログラム可能要素を使用することができる。 パッド210は二重機能とすることもでき、その場合、 線211はバッド信号をアレイ相互接続構造体に送ると とができることに留意されたい。バッドをクロック信号 専用とする場合は、線211上の信号を単に無視すれば よい。すなわち、相互接続網に送るために多重化しな い。本明細書では「I/Oブロック」という用語は広義 に、アレイへの信号の供給、またはアレイからの信号の 搬送、あるいはその両方を行う任意のバッドまたは回路 であるものと定義する。

【0035】図10に、図4の入力82から列マルチプレクサ72にリセット信号を供給するための簡略化された回路を図示する。この回路は、チップ・バッド226に送られたリセット信号をバッファリングするバッファ228を備える。回路220は、この場合もチップの中央に配置されることが好ましく、この信号を単にバッファリングして線230に送るカスケード・インバータ222および224を備える。次に線230が各列リセット・マルチプレクサ72に送られる。図10の回路は、30図4の3本のリセット信号線80のそれぞれについて3回繰り返されることになる。当業者なら、任意の数の図りおよび図10の回路を使用することができることと、いずれの回路もクロック信号とリセット信号のいずれにでも使用することができることを理解されよう。

【0036】図11に、図3ないし図5に図示されている回路網のような低スキュー信号配布網の、チップ300の1象限における物理的配置構成を図示する。図11には、図1に図示されているアレイのようなアレイの左上の象限が図示されている。しかし、以下で図11に関して説明する原理は各象限について繰り返すことができ、任意のタイプの集積回路に使用されるどのような信号配布網にも等しく適用可能である。

(またはその他の任意のユーザ定義信号源)からの制御 可能なレジスタ信号が、NANDゲートの第2の入力に 送られる。次に、インバータ202の出力、すなわち信 号線214がチップ全体に経路指定され、各列マルチプレクサ42の入力(たとえば52)に送られる。図9の 回路は、図3に図示されている6本のシステム・クロック信号線50のそれぞれについて繰り返される。レジス 50 ることができるチップの領域を画定する。図示されてい

る残りの回路の機能は、線310からの信号の低スキュ 一配布である。線310は、チップ・パッドからバッフ ァリングされてチップの中央に送られ、それぞれ別々の 回路200に送られる。回路200は図9に示すような 回路か、図10に示すような回路220か、または任意 の汎用バッファ回路を含むことができる。これらの回路 の出力は、チップの左に向かって延びる線312と、右 に向かって延びる同様の1組の線とを含む。線312の うちの1本、すなわち線316は、1次信号配布回路3 14を含む線状に配置された1組の1次信号配布回路3 15に接続されている。図3ないし図5の実施例では、 これらの信号配布回路は列マルチブレクサ (たとえば4 2、72)を備える。各1次信号配布回路は、水平線3 16から信号を受け取り、1つの列301に共に配置さ れた2次配布回路302a~302dに信号を送るな ど、信号を上下にパッファリングする。図3ないし図5 の実施例では、2次配布回路はセクタ・マルチブレクサ 44、46、74、および78を備える。図3ないし図 5のセクタ・マルチプレクサは、前述のように複数の列 マルチプレクサからの入力を含み、これは図11では入 20 力318として一般的に図示されている。次に2次配布 回路、たとえば回路302cは信号320を論理セルの セクタ内の上下の1組の信号供給先、たとえば論理セル 22に供給する。

[0038]1次配布回路315および2次配布回路302をすべて図8の原理に従って設計すれば、それによって低スキュー信号網が作られる。信号のパッファリングは、各1次および2次供給点で行われる。

【0040】各1次配布回路315と2次配布回路302は、通常、出力ドライバ段を含む。1次および2次配布回路がプログラマブル・アレイ内のプログラマブル・マルチブレクサである場合、出力段は図8に図示されているインバータ174のようなインバータとすることができる。本発明の原理によると、各配布回路の出力ドライバ段の素子サイズはそれぞれの信号源からの距離に応じて異なる。図11のアレイでは、線316に接続された1次配布回路315はグルーブ化され、ゾーン3062~306d(この場合もこれらの領域は図1に図示されているようなアレイのセクタとすることができ、その\*

\*場合ゾーン306aは中央セクタの半分となる) に配置 されている。各配布回路の出力ドライバ段は、信号源で ある回路200からの線316の伝搬距離に応じて設計 し、外側の回路を意図的に高速化し、内側の回路を意図 的に低速化する。好ましい実施例では、ゾーン306a に配置されている各配布回路は、等しいサイズの出力段 を有し、ゾーン306b内の各配布回路は等しいサイズ の出力段を有し、以下同様である。したがって、線31 8に接続されている配布回路315の行の場合、4種類 の出力段サイズが使用されている。同様の技法を使用し て2次配布回路302a~302dの出力ドライバ段の サイズを決定するととができる。2次配布回路302は それぞれソース配布回路314からゾーン304a~3 04 dによって示されている距離に配置される。好まし い実施例では2次配布回路はセクタの中央に位置するた め、ゾーン304はセクタ境界からセクタのサイズの半 分だけずれている。したがって、2次配布回路302a は距離304aに応じたサイズの出力段を有し、2次配 布回路302bは距離304aに304bを加えた距離 に応じたサイズの出力段を有することになり、以下同様 である。2次配布回路の1つの列のみが図示されている が、同じ出力段のサイズ決定技法が、各列に関連する2

16

【0041】との信号伝撤距離に応じたサイズ決定方式を使用することによって、各信号供給先(たとえば論理セル)で受け取られる信号間のスキューが最小限に抑えられる。

次配布回路に用いられる。

【0042】信号配布回路が図8に示すような出力インパータ段174を含むプログラマブル・マルチブレクサを備える場合、出力インパータ段は図12に図示されているように設計することができる。図12には図8のマルチブレクサのインパータ出力段が示されている。このインパータは、pチャネル・トランジスタT1とnチャネル・トランジスタT2を備える。この回路は、1つの実施例では、図3の1次または列クロック・マルチブレクサ42、図3の2次またはセクタ・クロック・マルチブレクサ44および46、および図4の1次または列リセット・マルチブレクサ72の出力段として使用される。より一般的に含えば、このインパータは図11の1次配布回路315および2次配布回路302の出力段として使用することができる。

【0043】インパータのトランジスタ (紫子長はすべて700nm) のマイクロメータ (um) 単位で示した 紫子幅の例を、以下の表に示す。

ゾーン	1次クロック		1次リセット		2次クロック	
	T 1	T 2	T 1	T 2	T 1	T 2
а	24.5	20.4	27	17.4	6.3	3.15
b	27	22.5	29	18.7	7.5	3.75
c	30	25	30	19.3	8.1	4.05

31

25.8

31

d

20 8.4 4.2

【0044】 a~dで示したゾーンは、図11のゾーン 306a~306dおよび304a~304dを指す。 との実施例では、所与のゾーン内のすべての素子のサイ ズが等しい。(ゾーン304aおよび306aはアレイ の7つのセクタのうちの中央セクタの中央で始まる。) これらの素子は、外側のゾーン(306 dまたは304 d) 内のインバータはより大きく高速になるように、内 側のゾーン (304 a または304 d) 内のインバータ はより小さく低速になるようなサイズになっている。外 10 側のゾーン内のより高速のインバータはより長い信号伝 搬時間を補償し、内側のゾーン内のより低速のインバー タはより短い伝搬時間を補償する。素子幅は、各セクタ の一辺が約1500 u mである図1の7セクタ・アレイ の例の場合について計算した。当業者なら、素子サイズ は連続的に変わることがあり、その場合、素子サイズの 連続が必要になるとと、またはより細かい距離標本化 (すなわち4を超える数)を使用することができること が理解されよう。

・アレイにとって特に重要な理由は以下の通りである。 1) 適切なレベルのアレイの一般性を維持するために、 アレイ・ハードウェア設計者はチップの全領域に達する 汎用クロック網を設けなければならない。これは、クロ ック網の実質的な物理的調整を妨げる物理的制約であ る。2) 低スキュー設計によってクロック許容差がきわ めて低くなり、したがってアレイ・プログラマまたはユ ーザは低速のクロック速度または論理レイアウト上の制 約によって制約を受ける必要がない。

【0046】前述のように、当業者にはアレイをプログ 30 ラム可能にする様々な技法が周知である。これらの技法 のいずれか、またはその変形を使用して、本発明のアー キテクチャをプログラムすることができる。 マスク・ブ ログラミング技法としては、汎用設計集積回路の最終金 属化層の付着のカスタマイズがある(たとえば、197 6年11月23日付けの「Programmable Latch and Oth er Circuits for Logic Arrays」という名称の米国特許 第3993919号、および1988年3月3日付けの 「Multi-Function FET Masterslice Cell」という名称 の米国特許第4742383号を参照のこと。この2つ 40 の特許は本出願と同じ出願人に譲渡されている)。レー ザ・プログラミング技法としては、付着させた後の金属 化層のカスタマイズがある(たとえば、ラッフェル(Ra ffel) 等の「A Wafer-Scale Digital Integrator Using Restructurable VSLIJ , IEEE Journal of Solid-Stat eCircuits, Vol. SC-20, No.1、1985年2月、39 9ページ参照)。ヒューズ・リンクまたはアンチヒュー ズを使用し、永久(不揮発性)プログラミングを行うと とができる(たとえば、ミルマン(Millman)の「Micro electronics」、McGraw-Hill, Inc.、1979年、19 50 の特定の好ましい実施例に従って詳細に説明したが、当

6ページ、および1988年7月19日付けのエルガマ ル (Elgamal) 等の「User Programmable Integrated Ci rcuit Interconnect Architecture and Test MethodJ という名称の米国特許第4758745号参照)。消去 可能プログラマブル読取り専用メモリ(EPROM)お よび電気的消去可能プログラマブル読取り専用メモリ (EEPROM) デバイスを使用して、半永久プログラ ミングを行うことができる。EPROMおよびEEPR OMは両方とも電気的にプログラム可能であり、電力を 除去してもその状態を保持する。しかしこれらのデバイ スは、特別な消去手続きを使用して再構成することがで きる(たとえば、ウッド (Wood) 等の「An Electrical」 y Alterable PLA for Fast Turnaround Time VLSI Deve lopment Hardwarej , IEEE Journal of Solid-State Ci rcuits, Vol. SC-16, No.5、1981年10月、570 ページ参照)。最後に、揮発性ランダム・アクセス・メ モリ (RAM) デバイスも使用可能である。これは完全 にプログラム可能であり再プログラム可能であるが、電 【0045】前記の低スキュー配布網がプログラマブル 20 力を除去するとプログラムされた状態が失われる(たと えば、1979年12月4日付けの米国特許第4177 452号を参照。 これは本出願と同じ出願人に譲渡され ている)。アレイをプログラムする上記およびその他の 技法は、当業者に周知であり、S. ブラウン(Brow n)、R. フランシス (Francis)、J. ローズ (Ros e) 、およびZ. ヴラネシック (Vranesic) の出版物「F ield-Programmable GateArrays], Kluwer Academic Pu blishers、1992年、にも概説されている。上記の各 出典は、参照によりその全体が本明細書に組み込まれ

18

【0047】本発明の好ましい実施例のマルチプレクサ のプログラミングには、ユーザによってプログラムされ るSRAMセルが必要である。図6および図8に、マル チブレクサにおけるSRAMセルの接続例を図示する。 とのアレイSRAMセルは、1993年5月Atmel Corp oration発行の「Application Note AT6000 Series Conf iguration」改訂1B版と題する出版物で開示されてい る技法に従って構成することができる。この出版物は参 照によりその全体が本明細書に組み込まれる。

【0048】図3ないし図7の柔軟性のある配布網を使 用することによって、従来の技術よりもアレイ内のクロ ックおよびリセット配布の選択の自由度を大きくすると とが可能になり、これは様々なクロック要件およびリセ ット要件を有する大規模な論理的に区画化されたアレイ の場合に特に重要である。さらにプログラマブル・アレ イで信号配布網用に図8ないし図12の低スキュー信号 配布機構を使用するととによって、アレイの論理セルに 送られる信号間のスキューが最小限に抑えられる。

[0049]以上、本明細魯では本発明について本発明

業者なら多くの修正および変更を行うことができる。し たがって、特許請求の範囲によって、そのような修正お よび変更をすべて本発明の精神および範囲に入るものと して扱うものとする。

【0050】まとめとして、本発明の構成に関して以下 の事項を開示する。

【0051】(1)複数の論理セルを有するプログラマ ブル・アレイのための信号配布アーキテクチャであっ て、前記信号配布アーキテクチャはクロック/リセット 配布網を含み、前記クロック/リセット配布網が、複数 10 布アーキテクチャ。 の論理セルのうちの第1のグループの論理セルのため に、複数のシステム・クロック/リセット信号から第1 のグループ・クロック/リセット信号を選択する第1の プログラマブル・マルチプレクサと、複数の論理セルの うちの第2のグループの論理セルのために、複数のシス テム・クロック/リセット信号から第2のグループ・ク ロック/リセット信号を選択する第2のプログラマブル ・マルチプレクサと、第1および第2のグループの論理 セルのうちの1つのグループの論理セルのサブグループ のために、少なくとも第1 および第2 のグループ・クロ 20 ック/リセット信号を含む複数のグループ・クロック/ リセット信号から、論理セルのサブグループの論理セル に使用可能なサブグループ・クロック/リセット信号を 選択する第3のプログラマブル・マルチブレクサとを備 える、信号配布アーキテクチャ。

(2) 第1のグルーブの論理セルのために、複数のシス テム・リセット/クロック信号から第1のグループ・リ セット/クロック信号を選択する第1のプログラマブル ・マルチプレクサと、第2のグループの論理セルのため のグループ・リセット/クロック信号を選択する第2の プログラマブル・マルチプレクサと、論理セルのサブグ ループのために、少なくとも第1および第2のグループ ・リセット/クロック信号を含む複数のグループ・リセ ット/クロック信号から、論理セルのサブグループの論 理セルに使用可能なサブグルーブ・リセット/クロック 信号を選択する第3のブログラマブル・マルチブレクサ とを備えるリセット/クロック配布網をさらに含む、上 記(1)に記載の信号配布アーキテクチャ。

(3) 少なくとも1つのプログラマブル・マルチプレク 40 サが、出力と、複数の入力と、複数の入力バッファのう ちの各入力パッファが少なくとも1つのプログラマブル ・マルチプレクサの複数の入力のうちのそれぞれの1つ の入力に接続された入力を有し、複数の入力バッファの うちの各入力パッファがさらに出力を有する、複数の入 カバッファと、複数のプログラム可能要素とを含み、前 記複数のプログラム可能要素の各プログラム可能要素 が、複数の入力バッファの各入力バッファの出力に接続 された第1の導電端子と、少なくとも1つのプログラマ

20

る第2の導電端子とを備え、選択された信号が少なくと も1つのプログラマブル・マルチプレクサを介して再駆 動されるようになっていることを特徴とする、上記 (1) に記載の信号配布アーキテクチャ。

- (4) 第1および第2のプログラマブル・マルチプレク サのうちの少なくとも一方が固定論理状態入力を含み、 グループ・クロック/リセット信号が複数のシステム・ クロック/リセット信号および固定状態論理入力から選 択されることを特徴とする、上配(1)に配載の信号配
- (5) 第1 および第2のプログラマブル・マルチプレク サのうちの少なくとも1つがプログラマブル・アレイの 相互接続構造体から派生した入力を含み、グループ・ク ロック/リセット信号が複数のシステム・クロック/リ セット信号および派生入力から選択されることを特徴と する、上記(1)に配載の信号配布アーキテクチャ。
- (6) 外部信号源から複数のシステム・クロック/リセ ット倡号のうちの少なくとも1つのシステム・クロック /リセット信号を受け入れる I / O プロックと、 I / O. ブロックとクロック/リセット配布網の間に接続され、 1/0プロックから少なくとも1つのクロック/リセッ ト信号をクロック/リセット配布網に選択的に供給する プログラム可能要素とをさらに含む、上記(1)に記載 の信号配布アーキテクチャ。
- (7) 行と列の形で配置された複数の論理セルとクロッ ク・リセット配布網を有するプログラマブル・アレイで あって、前記クロック・リセット配布網が、各第1のプ ログラマブル列マルチブレクサが複数のシステム・クロ ック/リセット信号から列クロック/リセット信号を選 に、複数のシステム・リセット/クロック信号から第2 30 択し、選択した列クロック/リセット信号を論理セルの 各列に供給する、論理セルの各列のための第1のプログ ラマブル列マルチプレクサと、第1の複数のプログラマ ブル・セクタ・マルチプレクサの各プログラマブル・セ クタ・マルチプレクサが論理セルの各列の論理セルのセ クタに対応し、複数の選択された列クロック/リセット 信号からセクタ・クロック/リセット信号を選択し、選 択したセクタ・クロック/リセット信号を論理セルの各 列の論理セルの各セクタに供給する、論理セルの各列の ための第1の複数のプログラマブル・セクタ・マルチブ レクサとを含む、プログラマブル・アレイ。
- (8) 第1の複数の論理セルを有し、該論理セルの各々 が、複数の入力と1つの出力を有するプログラマブル入 カマルチプレクサと、プログラマブル入力マルチプレク サの出力に接続された入力を有し、出力をさらに有する 組合せ論理回路と、組合せ論理回路の出力に接続された 入力を有し、クロック/リセット入力をさらに有する順 序論理回路と、選択されたクロック/リセット信号を第 1の複数の論理セルの各論理セルのプログラマブル入力 マルチプレクサの入力と第1の複数の各論理セルの順序 ブル・マルチプレクサの出力に選択された信号を供給す 50 論理回路のクロック/リセット入力とに供給する、第1

の複数の論理セルに関連するプログラマブル・クロック /リセット・マルチプレクサとを備えることを特徴とす るプログラマブル・アレイ。

(9) プログラマブル・アレイの複数の論理セルに少な くとも1つのクロック/リセット信号を配布するクロッ クノリセット配布網を有するプログラマブル・アレイで あって、複数の論理セルのうちの少なくとも1つの論理 セルが、複数の入力と、1つの出力と、1つの制御要素 とを有するプログラマブル出力マルチプレクサと、プロ グラマブル出力マルチプレクサの複数の入力の1つに接 10 続された出力を有し、クロック/リセット信号入力をさ らに有する順序論理回路と、順序論理回路のクロック/ リセット信号入力とクロック/リセット配布網の間に接 続され、制御要素に応答してクロック/リセット信号を ゲート制御して順序論理回路に送るクロック/リセット ・ゲート回路とを含む、プログラマブル・アレイ。

(10) プログラマブル・アレイのためのプログラマブ ル・マルチプレクサであって、前記プログラマブル・マ ルチプレクサは、複数の信号経路の各信号経路が入力と 出力とを備えた複数の信号経路を含み、前記信号経路の 20 うちの少なくとも1つは、信号経路の入力に接続された 入力を有し、出力をさらに有する入力インパータと、入 カインバータの出力に接続された第1の導電端子を有 し、少なくとも1つの信号経路の出力を含む第2の導電 端子をさらに有するプログラム可能要素と、複数の信号 経路の各信号経路の出力に接続された入力を有し、少な くとも1つのプログラマブル・マルチプレクサの出力を 含む出力をさらに有して、選択された信号を少なくとも 1つのプログラマブル・マルチブレクサを介して再駆動 することができるようになっている、出力インバータと 30 46 マルチプレクサ を含む、プログラマブル・マルチブレクサ。

(11) 集積回路のための低スキュー信号配布アーキテ クチャであって、信号源と、第1の複数の1次配布回路 の各1次配布回路が出力段を有する、第1の複数の1次 配布回路と、前記信号源と第1の複数の1次配布回路の 各1次配布回路との間の第1の導電経路とを含み、前配 信号源から伝送された信号がそれぞれの遅延後にそれぞ れの1次配布回路に到着し、それぞれの遅延が各第1の 伝搬経路を通る前記信号源からそれぞれの1次配布回路 までのそれぞれの伝搬距離に一般に比例するようになっ 40 108 クロック ており、それぞれの遅延を補正するためにそれぞれの1 次配布回路の出力段のサイズが各第1の導電経路を通る それぞれの伝搬距離に応じて決定されて、第1の複数の 1次配布回路の1次配布回路からそれぞれ出力される信 号間のスキューが最小化されるようになっていることを 特徴とする、低スキュー信号配布アーキテクチャ。

#### 【図面の簡単な説明】

【図1】その中に配置された複数の論理セルを有するブ ログラマブル・アレイを示す図である。

【図2】図1のアレイの論理セルの1セクタを示す図で 50 164 インパータ

ある。

【図3】本発明によるプログラマブル・アレイのプログ ラマブル・クロック配布網の一部を示す図である。

22

【図4】本発明によるプログラマブル・アレイのプログ ラマブル・リセット配布網の一部を示す図である。

【図5】図3または図4のいずれかの配布網の周縁部の 状態を示す図である。

【図6】本発明による論理セルと列クロック信号および 列リセット信号との間の接続を示す図である。

【図7】本発明による論理セルのためのクロック・ゲー ト回路を示す図である。

【図8】本発明による信号配布網のためのプログラマブ ル・マルチプレクサを示す図である。

【図9】本発明による信号配布網のプログラム可能信号 源を示す図である。

【図10】本発明による信号配布網のためのバッファ付 き信号源を示す図である。

【図11】本発明によるプログラマブル・アレイの1象 限内の信号配布回路の物理的配置構成を示す図である。

【図12】本発明による配布回路またはマルチプレクサ の出力段の例を示す図である。

### 【符号の説明】


- 22 論理セル
- 24 垂直相互接続バス
- 26 水平相互接続バス
- 28 スイッチ・
- 41 列
- 42 マルチプレクサ
- 44 マルチプレクサ
- 50 クロック信号
- 56 列クロック信号
- 60 固定論理状態信号
- 71 列
- 72 マルチプレクサ
- 80 システム・リセット信号
- 86 列リセット信号線
- 88 セクタ・リセット信号
- 104 列マルチプレクサ
- - 110 列クロック信号
  - 122 順序回路
  - 124 列リセット線
  - 128 入力マルチプレクサ
  - 132 セル出力マルチプレクサ
  - 134 ゲート信号
  - 150 クロック・ゲート回路
  - 154 クロック出力信号
  - 160 マルチプレクサ


23


206 レジスタ


	43			24
166	相補形トランジスタ	*210	パッド	
168	相補形トランジスタ	212	入力パッファ	
170	メモリ・セル	228	バッファ	
174	出力インバータ	300	チップ	
200	バッファ回路	302	2次信号配布回路	
202	インバータ	3 1 4	1次信号配布回路	
204	NANDゲート	3 1 5	1 次信号配布回路	


[図1] 【図2]












【図12】

【図11】



## フロントページの続き

(72)発明者 フレデリック・カーティス・ファーテック

アメリカ合衆国94025 カリフォルニア州 メンロー・パーク シャロン・パーク・ド

ライプ 350 アパートメント エムー24

(72)発明者 フランク・レイ・カイザー・ザサード

アメリカ合衆国05446 バーモント州コル

チェスター ヘリテージ・レーン 8

(72)発明者 ブライアン・エイ・ワース

アメリカ合衆国05468 バーモント州ミル

トン アンドレア・レーン 32

(72)発明者 テランス・ジョン・ジトリッチュ

アメリカ合衆国05495 バーモント州ウィ

リストンハート・サークル 17